摘要
基于数字电子技术基础、模拟电子技术基础和电路原理有关知识，对多功能数字钟电路进行设计和制作。该数字钟可以实现准确显示24小时制时间，手动调节时间，随时启动、清零、置时间等功能，使用方便，制作简单。
本文针对多功能数字钟的各功能进行初步框架设计，并对多种方案进行了认真比较和验证，在此基础上，又进一步详细介绍了时间脉冲发生器、秒分计数器、时计数器、译码及驱动显示电路、校时电路的设计方法和要求。在总体电路图组装完成以后，针对设计好的电路，用Multisim软件进行了仿真与调试，逐步解决设计过程中出现的一系列问题。
在电路设计过程中，特意将选做部分即校时电路部分作为电路设计的主要内容。最后对应的数字钟设计方案对制作好的数字钟功能进行总体验证。
关键词：数字电子技术 脉冲发生器 校时电路 Multisim软件
1
武汉理工大学《电工电子综合课程设计》说明书
数字钟的设计及制作
1. 设计目的
1.1设计目的一
进一步熟悉对数字电子技术基础知识的理解，加深对数电知识应用重要性地认识，掌握数字钟的设计、组装和调试方法。
1.2设计目的二
掌握集成电路的使用方法，增强自己动手设计和动手操作的基本能力
1.3设计目的三
加强对作图软件，仿真软件的应用，熟悉操作，掌握好电气工程及其自动化专业学生应该掌握的基本技能。
2. 设计思路
2.1总体设计思路
设计脉冲发生器电路产生脉冲；设计时、分、秒逻辑电路实现时间的正确显示功能；设计时、分、秒校时电路对数字钟显示时间进行基本校正。
2.2具体设计思路
根据已学知识，我们可以用由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源构成我们需要的脉冲发生器；以时基电路555定时器为核心，可以直接作为计数器输入脉冲信号使其进行计数 ，配合译码显示电路构成多功能数字钟的主要部分，控制部分则可以通过直接用开关与74LS290、74LS90等一系列芯片的清零端相连接，直接控制清零，使系统具有随时启动、停止、清零、 计时；校时电路可以通过开关通断控制各芯片脉冲信号的通断，加以手动脉冲，实现准确校时。
3. 设计过程
3.1总体设计框图
总体电路图如图1所示
1脉冲发生器：脉冲发生器是通过应用集成电路定时器555与RC组成的多谐振荡器，产生1Hz的方波脉冲信号。
2 时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十
2
武汉理工大学《电工电子综合课程设计》说明书
位计数器及时个位和时十位计数器电路构成，其中秒计数器和分计数器为60进制计数器，根据设计要求，时计数器为24进制计数器。
3译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
4 校时电路：用接有电源的线路开关对芯片直接进行脉冲控制，可实现单独调节时、分、秒各部分。
数码管显示 数码管显示 数码管显示
译码器 译码器 译码器
时计数器 分计数器 秒计数器
校时电路
脉冲发生器
图1 总体设计框图
3.2方案设计与说明 3.2.1方案一
脉冲发生器：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图5 555与RC组成的多谐振荡电路图
用555组成的脉冲产生电路: R1=100Ω，R2=1Ω，C1=0.001μF ，C2=0.01μF则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*10*100*10e6=0.977Hz,而设计要求为1Hz,因此其误差为2.3%。
3
武汉理工大学《电工电子综合课程设计》说明书
时间计数器电路：74LS90
图6 74LS90引脚图
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：
(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。 (3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。 (5)清零、置9功能。
74LS90逻辑功能表
校时电路：在秒个位芯片的脉冲信号输入端加入一个自动调节开关，先阻断正
常情况下脉冲发生器输入的1Hz方波信号，然后手动调节开关A加入高频的脉冲，使之能够快速调节。
4
武汉理工大学《电工电子综合课程设计》说明书
图4 秒校时电路
3.2.2方案二
脉冲发生器：用555组成的脉冲产生电路，在方案一的基础上，改变RC
的配比，使得脉冲发生器产生的脉冲频率更接近设计要求水平R1=5kΩ，R2=5kΩ，C1=0.01μF ，C2=2μF则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*10e3*2*10e6=0.963Hz,而设计要求为1Hz,因此其误差为1.7%。
图2脉冲信号发生器
时间计数器电路：74LS192
图3 74LS192引脚图
TCD 借位输出端（低电平有效） TCU 进位输出端（低电平有效）
CPD 减计数时钟脉冲输入端（上升沿有效）CPU 加计数时钟脉冲输入端（上升沿有效）
5
武汉理工大学《电工电子综合课程设计》说明书
MR 异步清除端 P0～P3 并行数据输入端 Q0～Q3并行数据输出端 PL 异步并行置入控制端（低电平有效） 74LS192逻辑功能表
校时电路：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图7 时、分校时电路图
对比两种方案综合考虑，脉冲信号发生器应该越接近1Hz越好，采用方案二中RC配比；习惯用74LS192，平时用的也很熟练，所以采用方案二中的74LS192；校时电路为了满足数字钟调解时方便快捷的要求，采用方案二中的方式较为合适。
3.3分解电路的设计与说明
3.3.1脉冲发生器的设计
由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。从输出端可以得到可以忽略误差接近1Hz的方波信号。
6
武汉理工大学《电工电子综合课程设计》说明书
图8 脉冲信号发生器
3.3.2秒、分计数器的设计
“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数
器和一级6进制计数器连接构成。如图9所示由74ls192构成的60进制计数器。 74ls192是10进制计数，个位直接MR接低电平，UP接时钟脉冲就可以实现十进制，当个位“Q3Q2Q1Q0”为“1001”时 Q3为“1”通过非门为“0”，“Q3Q2Q1Q0”变为“0000”时Q3为“1”，通过非门为“1”，即产生一上升沿，实现个位进数。 当十位“Q3Q2Q1Q0”由0101变为0110时，Q1Q2通过一与门输出由0变为1，接MR清零，由于是异步清零，所以不会输出0110，即实现6进制，Q1Q2通过一与门输出由0变为1，产生一上升沿，实现进位。
图9 秒、分计数器
3.3.3时计数器的设计
“时”计数器电路是12进制，十位的Q1与个位Q2通过一个与门可以实现时计数器自动清零；Q3通过一个非门接十位脉冲端，当个位“Q3Q2Q1Q0”为“1001”时 Q3为“1”通过非门为“0”，“Q3Q2Q1Q0”变为“0000”时Q3为“1”，通过非门为“1”，即产生一上升沿，实现个位十进数。
7
武汉理工大学《电工电子综合课程设计》说明书
图10 时计数器
3.3.4译码及驱动显示电路的设计
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成
相应的数字。本次使用74LS48，电路图和功能表如下：
8
武汉理工大学《电工电子综合课程设计》说明书
3.3.5校时电路的设计
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”采用加速校时。 对校时电路的要求:
在小时校正时不影响分和秒的正常计数 。 在分校正时不影响秒和小时的正常计数 。
图11分、时校正电路
3.3.6总体电路设计
4 仿真、调试及结果分析
数码管显示如下：
9
武汉理工大学《电工电子综合课程设计》说明书
数码显示电路统一采用共阴的数码管及其配套的74LS48，U14、U20可以准确显示六十进制的秒；U16、U15可以准确显示六十进制的分；U18、U17可以准确显示十二进制的时。
脉冲发生器产生波形如下：
由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。从输出端可以得到可以忽略误差接近1Hz的方波信号。从波形可以看出，脉冲发生器产生的方波信号占空比十分接近50%，频率为1Hz，符合实验要求。
5 主要仪器与设备
集成芯片 74LS192—6片，74LS48—6片，555定时器一片 滑动变电阻器 100Ω—3只，5kΩ—2只 电 容 0.001uF—1只，2uF—1只。 TTL与门 3只 TTL非门 3只 共阴极LED显示 6只。
10
武汉理工大学《电工电子综合课程设计》说明书
按键 2只。
6 小结、体会及建议
小结、体会：在这次课程设计中，自己亲自动手查阅资料、设计方案、软件仿真和与组员一起完成多功能数字钟的制作，最后看到老师的好评时心里感到由衷地欣慰。
课程设计进一步加深了对数字电子技术的认识，熟悉了对Multisim软件的学习和使用，在仿真过程中出现较多的问题，通过自己的努力和同学的帮助都一一解决了。首先在仿真时发现数码管不能正常显示，经过查验发现，555与RC构成的脉冲发生器的封装存在问题。其次，因电子电路中用网络编号表示线路连接不如手绘电路直观，检查起来不是很方便，最后在组员的指导下，看熟了之后很容易的就能看出线路分布，从而进行进一步调试改善电路功能。
调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。在整个设计中，74LS192的接线比较困难，反复修改了多次，在认真学习其用法后采用归零法和置数法设计出60进制和12进制的计数器。
通过这次对数字时钟的设计与仿真及制作，为以后的电路设计打下良好的基础，得到了一些宝贵经验和教训，加强了自己的动手能力和协同合作能力，为以后的学习和工作提供了良好的范例，我会把这种认真和实在带到以后的生活当中去。
建议：课程设计中应该加强对学生主动性、灵活性、合作方面的锻炼，做到在学中做，在做中学，使学生在课程设计投入更多的兴趣与激情。
7参考文献
康华光. 《电子技术基础》. 北京：高等教育出版社，1999年
伍时和.《数字电子技术基础》.北京：清华大学出版社，2009年 陈明义.《电子技术教程设计实用教程》.中南大学出版社，2007年
赵春华、张学军.《电子技术基础仿真实验》. 北京：机械工业出版社出版社，
2007年
李雅轩《电工电子实验与实训》.北京.中国电力出版社.2008年
11
因篇幅问题不能全部显示，请点此查看更多更全内容